チカラの技術

電子工作やプログラミング

STM32のDMA転送スピードについて

STM32
前回までのあらすじ
ＤＭＡ転送は最低でも３６ＭＨｚで動作と思ってたら
７ＭＨｚしか出てないのでビックリしました。
マイコン徹底入門の書籍によると８クロック以上掛かるそうです。
 
教えてもらいました
著者様のＨＰで質問させて頂いたらＤＭＡの転送時間の解説をしている
アプリケーションノートを教えていただいたので
せっかくだから備忘録も兼ねて和訳した文を下記に載せておきます。
 
ソース
「Using the STM32F101xx and STM32F103xx DMA controller」
直リンク
 
以下和訳
注意！！
私は英語力はハッキリ言って中学生レベルです。
下記の文章の和訳はエキサイト翻訳と勘を使って書きましたが誤訳がある可能性が高いです。
参考程度にご覧ください。

 
●ＤＭＡの動作
　ＤＭＡを利用して周辺機器からＳＲＡＭメモリまでデータを転送するには
　３つのステップが必要です。
 
　ＳＲＡＭにＡＤＣの連続変換データを転送する時には
　以下のステップに従わなければなりません。
 
　1. ＤＭＡリクエストの優先割り当てとアドレスの計算を行います。
　2. ＡＤＣからデータをロードします。
　3. ＳＲＡＭへロードされたデータを書き込みます。
 
 
　また、ＳＲＡＭからＳＰＩ等の周辺機器にデータを転送する時は
　逆のステップで実行されます。
 
　１． ＤＭＡリクエストの優先割り当てとアドレスの計算を行います。
　２． ＳＲＡＭからデータをロードします。
　３． APBバスを通してＳＰＩにデータを書き込みます。
------------------------------------------------------------------------
　１チャンネル辺りのサービスタイム(tS)を以下に記載します。
　tS=tA + tACC + tSRAM
　◎記号の意味
　○tAは優先割り当てに必要な時間
　　tA = 2  AHB クロック
　○tACCは周辺機器へのアクセス時間
　　tACC = 1 　AHBクロック（バスマトリックス要求割り当て）　
　　　　　　　　+　2　ＡＰＢクロック（実際のデータ転送）
　　　　　　　　+　1　ＡＨＢクロック（ＡＨＢとＡＰＢバスの同期）
　○tSRAMはＳＲＡＭの読み込み、もしくは書き込みアクセス時間
　　tSRAM = 1  AHBクロック（バスマトリックス要求割り当て）
        　　　　 + 1　AHBクロック（シングル読み込み、もしくは書き込み操作）　
　　　　　　　　ただし　ＳＲＡＭのread-after-write を行った場合は
　　　　　　　　２ＡＨＢクロック。
 
※read-after-write は
書き込み直後のデータを読み込んでデータが正しいか確認し訂正する機能。
------------------------------------------------------------------------
●ＤＭＡの優先割り当てと遅延時間について
　ＤＭＡが全てのＤＭＡリクエストの優先順位（ソフトウェア、ハードウェア両方）を
　比較した時、
　ＤＭＡがアイドル状態か、３つのステップが１つのＤＭＡチャンネルで完結している時
　（他のＤＭＡチャンネルを使っていない時）は最優先要求として、
　ＤＭＡの動作は次のステップへ移行します。
　すでにＤＭＡチャンネルが使用中（ステップ２か３）だった場合は、
　優先順位が何番目であろうとも新たなＤＭＡ要求は次のステップへ進めません。
　つまり２つのＤＭＡチャンネル要求が行われたときの応答時間は、
　優先順位の高いＤＭＡチャンネルの転送時間（優先割り当て時間は含まない）と
　次のＤＭＡチャネルの転送時間の合計です。
　ＤＭＡチャンネルが１つだけアクティブである場合、前のＤＭＡ動作
　（ＤＭＡリクエストとアクノリッジ返送）が完了するまで、
　新しい要求を扱う事はできません。
------------------------------------------------------------------------
　この場合の総サービスタイムは下記のように増加します。
　tTS = tA + tACC + tSRAM  + tBF + tACK
　◎記号の意味
　○tBFはバスのフリータイム（ＣＰＵアクセスの為に、左のバスをフリーに（？））
　　tBF = 1 AHBクロック
　
　○tACKはDMAのアクノリッジ転送時間（周辺機器とＤＭＡのハンドシェイク動作を完了する為の時間）
　　tACK = 1 AHBクロック

和訳終わり。
 
要するに、
ＤＭＡの競合が無い場合は、
ＡＰＢ　＝　ＡＨＢなら　（ペリフェラルのバスがＡＰＢ２の時）
ＡＨＢ　８クロックもしくは９クロック
 
ＡＰＢ　＝　２　ＡＨＢなら　（ペリフェラルのバスがＡＰＢ１の時）
ＡＨＢ　１０クロックもしくは１１クロック
という事でいいんですかね・・・
「ＳＲＡＭの書き込みアクセス後に読み込みを行った場合」という部分が良く分からない・・・
へっぽこ回路師さんにread-after-write である事を教えてもらいました。
 
ＰＳ：ＳＲＡＭ→ＳＲＡＭ間転送の時はAPBを経由しないからもっと早くなるのだろうか・・・
　　　これは実際にテストしてみないと分からないですな・・・
　　　分からない事が多すぎてオラわくわくしてきたぞ！